<div dir="ltr">NA lista de linguagens tenho usado o MyHDL( <a href="http://www.myhdl.org">www.myhdl.org</a> ) para verificação de código Verilog/VHDL com sucesso. Estou pra começar alguns experimentos pra síntese mais elaborados nos próximos dias.<br></div><br><div class="gmail_quote"><div dir="ltr">Em qui, 24 de dez de 2015 às 12:20, Henrique Almeida <<a href="mailto:hdante@gmail.com">hdante@gmail.com</a>> escreveu:<br></div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"> Olá, hoje consegui reunir uma coleção de programas para se<br>
desenvolver um computador completo open hardware, desde o processador,<br>
incluindo os dispositivos de I/O, até a geração do circuito ASIC de<br>
forma compatível com os processos de foundries conhecidas.<br>
<br>
 Por enquanto eu apenas coletei a lista de programas. Ainda não<br>
utilizei nenhum deles, muito menos consegui juntar todos eles em um<br>
processo coeso.<br>
<br>
 Segue a lista:<br>
<br>
 Linguagens de programação:<br>
 <a href="https://github.com/m-labs/migen" rel="noreferrer" target="_blank">https://github.com/m-labs/migen</a><br>
 <a href="https://chisel.eecs.berkeley.edu/" rel="noreferrer" target="_blank">https://chisel.eecs.berkeley.edu/</a><br>
 <a href="http://iverilog.icarus.com/" rel="noreferrer" target="_blank">http://iverilog.icarus.com/</a><br>
<br>
 SoC básico (barramento, rede, I/O, processador LM32, etc.):<br>
 <a href="https://github.com/m-labs/misoc" rel="noreferrer" target="_blank">https://github.com/m-labs/misoc</a><br>
<br>
 Processadores RISC-V:<br>
 <a href="https://github.com/ucb-bar/rocket-chip" rel="noreferrer" target="_blank">https://github.com/ucb-bar/rocket-chip</a><br>
 <a href="https://github.com/ucb-bar/rocket" rel="noreferrer" target="_blank">https://github.com/ucb-bar/rocket</a><br>
 <a href="https://github.com/ucb-bar/riscv-boom" rel="noreferrer" target="_blank">https://github.com/ucb-bar/riscv-boom</a><br>
 <a href="https://github.com/ucb-bar/zscale" rel="noreferrer" target="_blank">https://github.com/ucb-bar/zscale</a><br>
<br>
 Wi-Fi:<br>
 <a href="https://warpproject.org/trac" rel="noreferrer" target="_blank">https://warpproject.org/trac</a><br>
<br>
 GPU:<br>
 <a href="http://miaowgpu.org/" rel="noreferrer" target="_blank">http://miaowgpu.org/</a><br>
 <a href="https://github.com/asicguy/gplgpu" rel="noreferrer" target="_blank">https://github.com/asicguy/gplgpu</a><br>
<br>
 Síntese (front-end):<br>
 <a href="http://opencircuitdesign.com/qflow/" rel="noreferrer" target="_blank">http://opencircuitdesign.com/qflow/</a><br>
<br>
 Síntese (Verilog 2005), otimização, verificação:<br>
 <a href="http://www.clifford.at/yosys/" rel="noreferrer" target="_blank">http://www.clifford.at/yosys/</a><br>
<br>
 Cell/pin placement:<br>
 <a href="https://github.com/rubund/graywolf" rel="noreferrer" target="_blank">https://github.com/rubund/graywolf</a><br>
<br>
 Detail router:<br>
 <a href="http://opencircuitdesign.com/qrouter/" rel="noreferrer" target="_blank">http://opencircuitdesign.com/qrouter/</a><br>
<br>
 Layout viewer:<br>
 <a href="http://opencircuitdesign.com/magic/" rel="noreferrer" target="_blank">http://opencircuitdesign.com/magic/</a><br>
<br>
 Standard cell sets (0.5µm ~ 45nm):<br>
 <a href="http://vlsiarch.ecen.okstate.edu/flow/" rel="noreferrer" target="_blank">http://vlsiarch.ecen.okstate.edu/flow/</a><br>
<br>
 Open source FPGA workflow (bonus):<br>
 <a href="http://www.clifford.at/icestorm/" rel="noreferrer" target="_blank">http://www.clifford.at/icestorm/</a><br>
 <a href="https://github.com/cseed/arachne-pnr" rel="noreferrer" target="_blank">https://github.com/cseed/arachne-pnr</a><br>
 <a href="http://xc3sprog.sourceforge.net/" rel="noreferrer" target="_blank">http://xc3sprog.sourceforge.net/</a><br>
<br>
<br>
--<br>
 Henrique Dante de Almeida<br>
 <a href="mailto:hdante@gmail.com" target="_blank">hdante@gmail.com</a><br>
_______________________________________________<br>
Lista do LHC <<a href="http://lhc.net.br" rel="noreferrer" target="_blank">http://lhc.net.br</a>><br>
<a href="mailto:HSC@listas.tia.mat.br" target="_blank">HSC@listas.tia.mat.br</a><br>
<a href="http://listas.tia.mat.br/listinfo.cgi/hsc-tia.mat.br" rel="noreferrer" target="_blank">http://listas.tia.mat.br/listinfo.cgi/hsc-tia.mat.br</a><br>
</blockquote></div>